rpg-7
百炼成钢
进士 学者 机友 笔友
14
文章
249
回复
1
学术分

Surfing Lithium

2011/10/15注册,12 小时前活动
专栏
IC菜鸟成长手记
Banner:TL051CDRA die photo Logo:NE555 die photo All from Zeptobars
今日进展:验证了从片外同步前端总线以同步/异步模式连续读取指令流的正确性验证了片内控制/外设,片内功能基本正常完成了片内MMU的设计,核心现已支持32bit扩展寻址这个设计现在基本榨干了GW1N-1这个芯片的全部LUT资源为了完成新增功能,修复debug过程中出现的1919个bug,从核心到外设,现已新增114514个粪设计

我只能提醒各位一句:使用阴谋论的方法认识世界是背离科学理性原则的

我说真的,请您去系统的读生物学大学教材的目的并非让您按图索骥找论据,而是在看见前沿动态的新闻后,发表臆测前,建立对当前生物学研究与实践的手段、沿革和进展最基本的认知请重新整理您的论点,并就论点组织逻辑连贯且有效的论据请仔细思考:您的论据和论点之间是充分必要的关系吗?本人不才,读生物学教材是四五年前的事,但是,就您现在展现的论据而言,我有几个问题:INTEGRATE基因剪辑技术的应用作为转基因技术的...


昨日进展:验证了cache的自动填充,Cache/总线状态机基本正确可见处理器被置等待外设状态,状态机从总线RAM中读入数据装填入Cache RAMCache Entry装填完成,放开外设忙状态,CPU开始跑当跳转后发生缺页(line_miss=1),重新装填Cache RAM,同时替换Cache Tag(refill_tag) 综上,该Cache工作基本正确,在单次读写上似乎还有Bug

孩子,让你胡诹这么一大段真是难为你的,诉诸阴谋论不可取,倘若真的对生物学表示忧虑,建议在发言前先看几本大学生物学教材搞懂现在生物学发展到了哪一步。。。。

你可以试试换用兆易创新的GD32,也还行

Debug手记:处理器中断响应BugBug仿真波形如下:图中观察可以发现,当中断信号到来时,处理器中中断响应组件并未按照期待完成当前指令后将ISP地址填充至PC可能的bug来源:1.下一条指令选择器中对等待状态的处理,我们可以考虑让中断来时强行跳转至ISP,但这样不符合我们对处理器行为的期待2.中断握手流程未考虑到等待状态查询代码可发现处理器中断处理流程如下:当复位时清除ISP标志int_serv...

我们有基于RISC-V设计并长期维护的SoC,四级流水线RISC-V64IMA https://github.com/RV-AT/PVS464(在建)基于SIMD扩展的RISC-V GPU https://github.com/RPG-7/HGA101_GPU/

前言与愿景KC-LS1u这一74处理器实现是本论坛七年之前的重磅级作品,一定程度上来说算是国内74逻辑门自制CPU的巅峰之作,但非常可惜的一点是,原作者并未计划实现该处理器的FPGA实现。作为切换到了基于HDL的设计并从中极大受益的爱好者,在此本人建议各位数字电路爱好者自学基础的硬件描述语言,这可以帮助各位脱离繁琐的基于逻辑门和触发器的设计风格,并极大的加速各位的设计和验证过程。本工程主要面向74...

74XX244是三态缓冲器,你可以翻一下一些老计算机的总线复用方案,一般情况下会使用双向三态缓冲+上拉电阻配合做总线(发送端输出,其余设备处于高阻态),可以理解为Bus MUX的早期解决方案了

并且能正确的认识研究的方法论,有正确的态度

‎mi browser‎

不要自制烙铁,直接上网买个白菜白光吧,不贵好用,哪怕是最便宜,控温不太精准的型号都很好用了

来讲一笑话

用AD画个板子吧!打样现在很便宜了,JLC才30大洋就可以出一张10x10的板子

@rb-sama 我说的有点问题哈,记错了,IR2110本身没有电荷泵,但是我看到的一片文献中使用了外挂电荷泵来规避TON不能太大这个问题,非常有趣https://wenku.baidu.com/view/5dc2e876f46527d3240ce037.html另外就是最近搜集到的一些Buck变换器芯片实现的论文中,自举电容也是采用电荷泵提供上管驱动,就不知道这么搞能不能在大功率场合用了(笑还有...

另外就是,小功率领域,GDT占空不超过50%这个问题可以通过电荷泵+LDMOS做电平转换去直接驱动上半桥臂解决(例如著名的IR2110),想请教一下这样的技术思路在大功率场景下会遇到什么样的困难?

我觉得还有一个应用场景:挑战使用超紧凑封装和最小的管子实现高效率的SKP DRSSTC/滑稽

另外就是。。。我对将云豹驱动板设计成ASIC很有兴趣😂,不知这种PDM调功的桥驱动IC市场如何(本人对功率这块不熟,微电子刚入门)

不知此处将二极管并联高压mos,续流采用mosfet同步整流实现是否靠谱,直觉上效率会有些微的提升。。

Cadence IC 617和 MMSIM 151对,第一张图的两个MOS,上面的PMOS 是共源共栅电流源,下面的NMOS构成共源共栅放大器

这一层分享本人找到的一些设计资料和PDK首先上传的是Cadence官方的GPDK,90nm和45nm,适用于教学,不针对任何Foundry,应该是可以到处分发的吧。。。  

这层楼主要记载我是如何一步步把我自己埋在大坑中的 通过查阅扫描得出的DC Operating Points和工艺库手册,查出两个非常有趣,和短沟道效应并不符合的现象: 一则是据工艺库ERC手册,0.5um沟道长度的管子开通电压VTH高于20um沟道长度的管子,这不符合本人目前所知的关于短沟道的理论(短沟道效应降低VTH,DIBL效应提高了截止区漏电流)莫非是Foundry调沟的时候调过头了? 二则...

参数提取部分:下图为NMOS测试电路,以一个W/L=10/1的NMOS为例,对该管的KN,沟道长度调制系数(Lambda),体效应系数(Eta)进行计算 首先,在spectre中,导入仿真变量,进行DC-SWEEP仿真,设置输出为NM0漏极电流不要忘记导入仿真参数文件(虽然先进的工艺库大多给你直接自动导入好了) 使用Tools->Parametric Analysis,对VGS进行仿真,仿真产生不...

现代模拟IC设计中,我们打交道最多的器件莫非MOSFET了,使用什么结构,如何给定MOSFET的参数,就是一个最重要的话题。在现代CMOS工艺中,我们关心最多的参数:MOSFET的宽(W)和长(L)和由这两项参数构成的宽长比(W/L)。而在0.5um及以上的工艺中,平方率方程是可以较为准确的描述MOSFET I-V特性曲线,方程如下:(饱和区,先暂时不考虑沟道长度调制效应)$I_D=\frac12...

说来惭愧,那是个烂尾很严重的项目。Core48是ELF2-LQFP48核心板,这个设计应该是完整而且OK的,ELFGameConsole是当时打算模拟FC和GBA的玩意,这个非常非常不完整,硬件只设计了一半。。。

其实蛮丢人的。。。。步子跨的太大,扯到蛋了,想法太多,现在精力有限,能实现的太少,所以很遗憾这些项目以这种面目和各位见面了如果有人能继续开发这些设计的话,我会非常高兴的仓库地址:(有点多,我就不传上论坛了,这个仓库会永久保留的)https://github.com/RPG-7/My_Unfinished_Children

已收到奖金,感谢感谢

@左手执者全加器和异或门有现成的芯片,全加器用74xx83,异或门使用74xx86,都是4位的芯片,另外就是锁存之后似乎没必要再用缓冲器了,74的驱动能力是足够的。顺便说一下这种芯片怎么搜索:在搜索引擎(例如 Bing 或者专用的datasheet搜索引擎 alldatasheet Datasheet4U,不要用百度)搜索74+你需要的功能的英文翻译,比如“74+MUX”,如果对芯片内的器件数量有...
{{forum.displayName}}
{{forum.countThreads}}
篇文章,
{{forum.countPosts}}
条回复
{{forum.description || "暂无简介"}}
ID: {{user.uid}}
{{submitted?"":"投诉或举报"}}
请选择违规类型:
{{reason.description}}